XILINX fpga论坛|cpld|fpga教程|ISE|modelsim教程|Verilog|赛灵思技术论坛

论坛 > 讨论区 > xilinx

最新评论

- 0
- 21
- 984
大家写上位机软件都是什么语言
本人嵌入式软件工程师，在写下位机的时候，往往都需要写Windows端口的上位机软件，用于测试和生产，我是在一年前使用的C#，因为上手容易，但是我看论坛中好多的都是用C++写的，我就想问，现在我有点想转...

caocao 发布于2017-11-14 ；最后评论2018-11-19
- 0
- 7
- 571
数字地与模拟地的区别，很有意思的解释哦
其实本质是对的，就是数字地，模拟地都是地，并不是他们俩头上长角，十分的怪异，要明白为什么要分开，先听我说一个故事我们公司所在的商务楼共有3楼，2楼是搞模拟的，3楼是做数字的，整幢楼只...

kelaodun1 发布于2017-11-10 ；最后评论2017-11-10
- 0
- 2
- 380
开关电源设计中的接地的重要性
在电源设计中，安全往往是第一位的，在开关电源中也是如此，接地能够保护使用者的人身安全，并且确保电力设备的正常运行，那么在开关电源中合适的接地方式是什么?常见的接地符号又有哪些呢?本文就将对开关电源...

aloman 发布于2017-11-10 ；最后评论2017-11-10开关电源电源设计

- 0
- 4
- 134
关于ku40外挂DDR4颗粒的问题
你好，有这样一个问题向您咨询，目前方案中采用ku40的bank 44、45、46、48分别外挂了4片16bit 位宽的ddr4芯片，这种外挂方式想实现：FPGA分别控制4个16bit位宽ddr4颗粒；...

newwave 发布于2018-10-21 ；最后评论2018-10-21Zynq-7000

- 0
- 3
- 179
请教xilinx spartan 6 DDR3硬核MCB 是否免费的。
如题，由于一直用的是ALTERA ，现在想转到XILINX，所以请教下，谢谢拉。

stelec 发布于2018-09-10 ；最后评论2018-09-10Artix-7，Kintex-7，Virtex-7

- 0
- 9
- 162
ZYNQ如何采集外部ADC的问题
我想弄一个ZYNQ 外部ADC ->CIC ->axi stream DATA FIFO ->DMA ->PS 的东西，有点卡住了。能不能教教，要多少钱

Royston 发布于2018-09-10 ；最后评论2018-09-10Zynq-7000

- 0
- 5
- 242
求助：XC6S16LX-CSG324功耗如何确定
器件：XC6S16LX-CSG324 供电：VCCINT 1.2V, VCCAUX 3.3V, VCCO1~VCCO4 3.3V 请问各电压轨的具体功耗如何确定，需要以之为...

samtec1 发布于2018-08-06 ；最后评论2018-08-06Virtex-6

- 0
- 1
- 263
K7 FPGA的GTX与V5 FPGA的GTP之间通信问题
您好在开发中遇到一个问题，想请问一下：背景：现在正在开发一块FPGA基板，使用V5 FPGA的GTP核发送数据，K7 FPGA的GTX核接收数据，通信速...

pegasus 发布于2018-08-06 ；最后评论2018-08-06Artix-7，Kintex-7，Virtex-7

- 0
- 0
- 121
AD9228低温采样错误
用FPGA采样AD9228，AD9228的时钟是25M，常温和高温的时候采样都是对的，但是总有那么部分板子在低温是采样错位。所以我们现在只能是在FPGA里面加 IO delay来改变建立保持时间。...

microsemi 发布于2018-07-31 ；最后评论2018-07-31Virtex-4

- 0
- 2
- 182
XCV300-4PQG240I 这样的老FPGA用什么软件去编程？
最近手头上有一款XCV300-4PQG240I FPGA，要去对其开发编程，但是最新的ISE环境里面已经不支持这类老FPGA，请问如果要开发要用什么软件？另外关于这样的...

varitec 发布于2018-07-19 ；最后评论2018-07-19Virtex UltraScale

- 0
- 0
- 141
关于kcu1500开发板40g以太网口ip核的配置问题
近期在用kcu1500开发板进行高速以太网环境的开发，需要用到该板子上的40g以太网口。我从官网上申请了40g/50g ethernet subsystem的ip核，但在实际使用的过程中，...

SHINKO 发布于2018-07-11 ；最后评论2018-07-11UltraScale

- 0
- 0
- 152
ZYNQ开发在VIVADO内更改硬件配置如何同步至SDK
如题，当ZYNQ开发流程进行至SDK端时，如果需要更改硬件部分配置，如PS添加一个UART端口，那么如何正确的将这部分更改传递到SDK? 之前曾在开发中遇到更改了PS的DDR频率，然后Ge...

clever 发布于2018-07-11 ；最后评论2018-07-11Zynq-7000

- 0
- 1
- 210
FPGA读写AD5755-1异常
AD5755-1芯片采用FPGA驱动，发现读写SPI端口异常，具体情况如下： 1.采用25MHz的SCK读写SPI端口，AD5755-1的SDO无数据输出；和数据手册给出的最快时钟30MHz...

SHINKO 发布于2018-07-10 ；最后评论2018-07-10Virtex-5

- 0
- 0
- 149
FMCAD**开发板是否包含了xilinx JESD204B的代码授权
我们想采购这块开发板进行开发，看到里面提到了JESD204B输出，和xilinx互联是免费的。不过xilinx官网又说要授权，是否是只要*了ADI的开发板，就可以有这部分JESD204B的授权？

wanadoo 发布于2018-06-26 ；最后评论2018-06-26Artix-7，Kintex-7，Virtex-7

- 0
- 0
- 163
FPGA 与 AD7626 接口解决方案
我公司最近考虑采用 FPGA 与 AD7626 采样信号（两者之间 CNV、CLK、DCO、D LVDS 串行接口），但是首次采用 AD7626 这款芯片，不知有何技术风险，请问贵公司或相关客户有无这...

EverHuang 发布于2018-06-16 ；最后评论2018-06-16Artix-7，Kintex-7，Virtex-7

- 0
- 1
- 223
AD7626 FPGA LVDS 电平标准如何选择？
我需要用 Xilinx FPGA 与 AD7626 接口，之间有 CNV、CLK、DCO、D 四对 LVDS 信号，请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配？

kelaodun1 发布于2018-06-11 ；最后评论2018-06-11Artix-7，Kintex-7，Virtex-7

- 0
- 0
- 157
UPP 与FPGA 通信中断与轮询问题
按照UPP**的示例： 1. 采用中断方式接受数据；配置UPP的相关寄存器，并不使能发送通道中断、使能接受通道的中断即为UPP中断，FPGA首先发送数据，DSP收到数据产生...

electro 发布于2018-06-09 ；最后评论2018-06-09Kintex UltraScale

- 0
- 3
- 350
DSP 与xilinx FPGA PCIE通信问题
**板卡，配置连接状态如下： C6657 DSP 和FPGA V7之间由2x PCIe连接。参考时钟100M，每x的连接速度2.55G，PCIe模式为Gen2，32bit地址宽度。DSP 为RC，...

selectro 发布于2018-05-21 ；最后评论2018-05-21Kintex UltraScale

- 0
- 0
- 326
求助：关于virtex7使用PS模式加载的问题
我们用只含有DDR3的逻辑生成的bit文件，通过selectmap或ps模式加载V7，加载完成后电流增加，done信号不拉高，逻辑不工作，如果将该bit文件烧到flash里，上电启动就能够正常工作...

EverHuang 发布于2018-05-19 ；最后评论2018-05-19Artix-7，Kintex-7，Virtex-7

- 0
- 0
- 236
关于ZYNQ Linux中断驱动的问题
开发板：zynq-7000系列的Microzed 系统：petalinux 目标：编写Linux中断驱动来监测开发板的普通IO输出 &nb...

kelaodun1 发布于2018-05-19 ；最后评论2018-05-19Zynq-7000

- 0
- 1
- 294
XC706 - 如何脱离里开发环境sdk运行
手上有一个xc7z045ffg900-2评估版，按照example hello_word 上的事例，程序可以运行，**上电可以运行，脱离sdk运行，遇到问题： 1. zynq 配置： f...

selectro 发布于2018-05-19 ；最后评论2018-05-19Zynq-7000

- 0
- 0
- 220
ZYNQ 7010 GEM收不到数据
你好，我将Z7010的网卡移植到linux的用户空间，并初始化了PHY和GEM，PHY芯片为Realtek RTL8211E，当程序能够及时处理网卡接收队列时，可以正常接收数据，但是如果不...

microsemi 发布于2018-05-19 ；最后评论2018-05-19Zynq-7000

- 0
- 1
- 382
不使用DMA提高EMIFA 读FPGA的时间间隔吗？如何实现，谢谢！
在EMIFA读FPGA时，用asynchronous模式，在不使用EDMA的情况下，如何提高EMIFA 读FPGA的时间间隔？（目前两次读的时间间隔约300ns，能通过设置改变吗？）

kelaodun1 发布于2018-05-09 ；最后评论2018-05-09Virtex-6

- 0
- 0
- 277
dsp与FPGA通过srio通信问题
最近在调srio接口，遇到几个问题想请教下； 1、dsp给FPGA发数据，是write模式，FPGA收到包头header的ID与地址解析错误，这个是哪里有问题引起的呢？ 2、l...

secure 发布于2018-02-09 ；最后评论2018-02-09Kintex UltraScale

- 0
- 0
- 318
ZC706上的ADV7511显示问题
开发环境：xilinx zc706 芯片ADV7511，在用AD官方里程中实现一张图片的显示，方法是修改cf_hdmi.c中的DDRVideoWr，将VIDEO_BASEADDR的地址，放入我的一张R...

selectro 发布于2018-01-06 ；最后评论2018-01-06Artix-7，Kintex-7，Virtex-7

- 0
- 0
- 292
FPGA芯片配置AD9364
如何使用XILINX的zynq的7000系列的FPGA芯片来配置AD9364以实现检测调频广播的功能。请把完整的例程**一下好吗？谢谢！！！！

clever 发布于2018-01-04 ；最后评论2018-01-04Virtex-6

- 0
- 2
- 476
用TMS320F28335扩展3个ads8556和FPGA的疑惑
您好，我想用3个ads8556和1个FPGA都通过TMS320F28335的XINTF接口与DSP相连，3个ads8556占用了XZCS0、XZC...

empire 发布于2018-01-04 ；最后评论2018-01-04Artix-7，Kintex-7，Virtex-7

- 0
- 1
- 390
请问28377D与外部CPLD连接是如何连接的？
看到网上说377D外设都是通过EMIF连接，这个接口具体怎么实现，有没有例子可以参考下，谢谢。

clever 发布于2017-12-26 ；最后评论2017-12-26CPLD- CoolRunner-II / XC95144XL

- 0
- 0
- 438
关于Kintex-7系列FPGA GTX的配置使用问题
1、最近在设计一个高速存储装置，由于数据需要传输至不同模块，而且数据量很大，所以准备使用K7上的GTX transceiver，协议准备跑SRIOg2 ...

conversion2 发布于2017-12-20 ；最后评论2017-12-20Artix-7，Kintex-7，Virtex-7

- 0
- 0
- 283
FPGA芯片配置AD9364
如何使用XILINX的zynq的7000系列的FPGA芯片来配置AD9364以实现检测调频广播的功能。请把完整的例程**一下好吗？谢谢！！！！

12juno 发布于2017-12-18 ；最后评论2017-12-18Zynq-7000

- 0
- 2
- 482
关于fpga通过srio给dsp发送nwrite数据包的问题。
自己根据官网设计的两个dsp6678原理图，dsp的srio通过cps1848连接，同时fpga接在cps上，现在dsp给fpga发固定数，fpga能收到， fpga给dsp发，在ddr内存里看数，...

aloman 发布于2017-12-16 ；最后评论2017-12-16Virtex-4

- 0
- 1
- 574
关于fpga和dsp6678通过SRIO通信的问题
自己设计的原理图，2片DSP6678，分别是DSP-A和DSP-B；通过CPS1848（RAPID IO SWITCH)连接，每个DSP 4路SRIO LANE都连上了(初步跑在X4模式)...

Royston 发布于2017-12-05 ；最后评论2017-12-05Virtex-5

- 0
- 0
- 261
关于fpga通过srio给dsp发送nwrite数据包的问题
自己根据官网设计的两个dsp6678原理图，dsp的srio通过cps1848连接，同时fpga接在cps上，现在dsp给fpga发固定数，fpga能收到， ...

nticonn 发布于2017-11-22 ；最后评论2017-11-22Virtex-5