我的购物车(0)
"zynq"相关搜索
搜索“zynq”相关结果为165条,每页最多显示10条结果 当前第1页,共17页;
ZYNQ如何采集外部ADC的问题
http://bbs.gelecn.com/asks/detail/35176 2018-09-10
我想弄一个ZYNQ 外部ADC ->CIC ->axi stream DATA FIFO ->DMA ->PS 的东西,有点卡住了。 能不能教教,要多少钱
ZYNQ开发在VIVADO内更改硬件配置如何同步至SDK
http://bbs.gelecn.com/asks/detail/34180 2018-07-11
如题,当ZYNQ开发流程进行至SDK端时,如果需要更改硬件部分配置,如PS添加一个UART端口,那么如何正确的将这部分更改传递到SDK? 之前曾在开发中遇到 更改了PS的DDR频率,然后Generate Output Product..  仿真综合等、Export Hardware、Launch SDK(更改硬件前已经关闭SDK)一通操作,发现打开的SDK界面内原来好好的C代码
AD9683的引脚如何与zynq 7015芯片中的 JESD204 ip核端口对应相连
http://bbs.gelecn.com/asks/detail/32987 2018-06-12
目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将AD9683芯片上JESD204B协议对应的引脚(SYSREF、SYNCINB和SERDOUT)与ZYNQ7015芯片中的JESD204 IP核的端口对应相连。
AD9361发射通道有很大噪声
http://bbs.gelecn.com/asks/detail/33079 2018-06-12
实验室自己设计一块多片AD9361的板子,处理器用的是zynq。这一版有几片正常工作,但有几片出现相似问题。正常工作的发射通过通过频谱观测可以看到设置频点有一个明显的峰,而不正常工作的会在本振频率出出现一个带宽大概40M的“山包”。比较奇怪的是,把出问题那片的DATA_CLK管脚的约束去掉,就会出现一个纯净本振信号,也就是输出正常了。但是由于去掉了数据时钟信号,所以没法送基带了信号。下图是输出不正
AD9361发射通道有很大噪声
http://bbs.gelecn.com/asks/detail/33157 2018-06-12
实验室自己设计一块多片AD9361的板子,处理器用的是zynq。这一版有几片正常工作,但有几片出现相似问题。正常工作的发射通过通过频谱观测可以看到设置频点有一个明显的峰,而不正常工作的会在本振频率出出现一个带宽大概40M的“山包”。比较奇怪的是,把出问题那片的DATA_CLK管脚的约束去掉,就会出现一个纯净本振信号,也就是输出正常了。但是由于去掉了数据时钟信号,所以没法送基带了信号。
ZYNQ 7010 GEM收不到数据
http://bbs.gelecn.com/asks/detail/33480 2018-06-12
XC706 - 如何脱离里开发环境sdk运行
http://bbs.gelecn.com/asks/detail/33481 2018-06-12
手上有一个xc7z045ffg900-2评估版,按照example hello_word 上的事例,程序可以运行,下载上电可以运行,脱离sdk运行,遇到问题: 1. zynq 配置: fpga bits 文件该怎样烧写,每次上电自动配置从flash完成后,启动arm9. 目前用sdk手动烧写。 2. sdk配置:  开发环境每次把程序
关于ZYNQ Linux中断驱动的问题
http://bbs.gelecn.com/asks/detail/33482 2018-06-12
开发板:zynq-7000系列的Microzed   系统:petalinux   目标:编写Linux中断驱动来监测开发板的普通IO输出   工程描述:我在vivado中将一个IP的普通输出脚接入中断控制器(GIC),并且在SDK裸机程序中测试可行,验证了该中断号为63(和手册里一致,PL中断从61开始,在我的工程中61,62
FPGA芯片配置AD9364
http://bbs.gelecn.com/asks/detail/31545 2018-01-04
如何使用XILINX的zynq的7000系列的FPGA芯片来配置AD9364以实现检测调频广播的功能。 请把完整的例程提供一下好吗?谢谢!!!!
FPGA芯片配置AD9364
http://bbs.gelecn.com/asks/detail/31146 2017-12-18
如何使用XILINX的zynq的7000系列的FPGA芯片来配置AD9364以实现检测调频广播的功能。 请把完整的例程提供一下好吗?谢谢!!!!
关于FPGA供电的多个TPS62130顺序启动
http://bbs.gelecn.com/asks/detail/30315 2017-11-14
我想设计一个基于Xlinx ZYNQ的板子,根据Xlinx官方手册要求电源是有上电顺序,请教专家一下,多个TPS62130应该怎么设计上电的先后顺序?
关于FPGA供电的多个TPS62130顺序启动
http://bbs.gelecn.com/asks/detail/30318 2017-11-14
我想设计一个基于Xlinx ZYNQ的板子,根据Xlinx官方手册要求电源是有上电顺序,请教专家一下,多个TPS62130应该怎么设计上电的先后顺序?
Dialog成为赛灵思SoC和FPGA领先电源管理合作伙伴
http://www.gelecn.com/info/detail/24619.html 2017-10-29
Dialog将以高效、可扩展、灵活的电源管理IC支持赛灵思Zynq-7000 SoC、Zynq UltraScale+ MPSoC和Spartan-7 FPGA   高度集成电源管理、AC/DC电源转换、充电和蓝牙低功耗技术供应商Dialog半导体公司日前宣布,成为领先FPGA、SoC和3D IC供应商
AD9683的引脚如何与zynq 7015芯片中的 JESD204 ip核端口对应相连
http://bbs.gelecn.com/asks/detail/27627 2017-07-21
目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将AD9683芯片上JESD204B协议对应的引脚(SYSREF、SYNCINB和SERDOUT)与ZYNQ7015芯片中的JESD204 IP核的端口对应相连。
ZYNQ AXI CDMA 在Linux数据发送失败
http://bbs.gelecn.com/asks/detail/26602 2017-06-14
请教各位高手,在此谢过各位 问题描述: 我在使用ZYNQ系统的时候,在PL部分,搭建了2个RAM区域,RAM_A地址0x40000000,RAM_B地址0x41000000,PS通过AXI CDMA发送数据到RAM_A, PL部分读取数据并运算,运算完成后将运算结果放到RAM_B,然后PS通过AXI CDMA去读取数据 现在有几个疑问: 1.PS部分驱动采用xilinx-linux-2016.2编
ZYNQ AXI CDMA 在Linux数据发送失败
http://bbs.gelecn.com/asks/detail/26075 2017-05-15
请教各位高手,在此谢过各位 问题描述: 我在使用ZYNQ系统的时候,在PL部分,搭建了2个RAM区域,RAM_A地址0x40000000,RAM_B地址0x41000000,PS通过AXI CDMA发送数据到RAM_A, PL部分读取数据并运算,运算完成后将运算结果放到RAM_B,然后PS通过AXI CDMA去读取数据 现在有几个疑问: 1.PS部分驱动采用xilinx-linux-2016.2编
HDMI接口与基板端不共地,插入后导致系统重启
http://bbs.gelecn.com/asks/detail/26045 2017-05-14
一个系统采用Xilinx Zynq FPGA,HDMI发送器采用ADV7511。发现插入HDMI接口的一瞬间,系统会重启。采用示波器抓取图像发现,插入瞬间GND上面产生了较大的干扰。         大家有没有碰到类似的情况,或者有没有解决方向?      &nb
新人求一些学习AD9361和ZYNQ7010的资料
http://bbs.gelecn.com/asks/detail/24723 2017-03-18
作的) 网上也有各种资料,但是刚接触这方面学习,感觉大部分的不怎么适合手上的开发板(我其实不是很清楚FPGA这块教程在各类板子上是不是可以通用,感觉外行话了。。) 除了ZYNQ7000的资料,希望也有点AD9361的,因为后续我还得继续学习这块板子。。 如果资料这些因为侵权什么的不方便提供,希望老哥们可以提供下学习ZYNQ和AD9361的途径,比如好点Q群或者论坛贴吧或者其他方式什么的。。谢谢了!
zynq偶尔启动不成功,会不会是上电顺序不对导致?
http://bbs.gelecn.com/asks/detail/24333 2017-02-26
TMS570系列 双核R5 CPU是如何工作的?
http://bbs.gelecn.com/asks/detail/21825 2016-10-26
我了解Xilinx的Zynq处理器,由CPU0加载FSBL、U-Boot,之后启动CPU1。再由Linux负责调度CPU0和CPU1。 今日偶然间看到TI的TMS570安全控制器,是双核的Cortex-R5F,激起了以前的疑问: 1、在CCS下,多核处理器如何编程?编译器针
关于我们 | 联系我们 | 网站申明 | 意见和投诉 | 帮助中心沪ICP备:1222315