我的购物车(0)
"Quartus II"相关搜索
搜索“Quartus II”相关结果为162条,每页最多显示10条结果 当前第1页,共17页;
Altera Quartus II软件12.1版借助强大的高级设计流程,加速系统开发
http://www.gelecn.com/info/detail/615.html 2016-05-19
ltera公司 (nasdaq: altr) 今天宣布,推出quartus® ii 软件12.1 版——在cpld、fpga、soc fpga和hardcopy® asic设计方面,性能和效能在业界首屈一指的设计套装软件。这一最新版软件进一步简化传统的硬件开发任务,增强了quartus
Altera为Quartus II软件提供强劲引擎Spectra-Q令 FPGA和SoC设计快马加鞭
http://www.gelecn.com/info/detail/5977.html 2016-05-19
Altera公司(Nasdaq: ALTR)日前宣布为其业界领先、成熟可靠的Quartus? II软件引入功能超级强劲的Spectra-Q?引擎,以提高下一代可编程器件的设计效能,缩短产品面市时间。Spectra-Q引擎的新功能创纪录地缩短了编译时间,提供通用、快速跟踪设计输入和置入式IP集成特性,延续了Altera Quartus II软件的领先
Quartus Prime V16.0新增特性
http://bbs.gelecn.com/bbs/form/detail_17920.html 2016-05-14
一网播,了解Quartus Prime的详细信息。 根据您的设计需求,Quartus Prime软件提供三种版本:Pro版、标准版和Lite版。 Quartus Prime Pro版——Quartus Prime Pro适合支持实现从Arria 10器件系列开始的Altera下一代FPGA和SoC先进的特性。 Quartus Prime标准版——Quartus Prime
关于 PCI compiler IP core 求大神指点!
http://bbs.gelecn.com/bbs/form/detail_14951.html 2016-01-16
我用quartus II 11.0 的MegaWiard Plug-In Manage 创建pci_t32 ip core 编译总报错如下错误: Error (10130): Verilog HDL error at pci_t32.v(128): parameter "CLASS_CODE" is not a formal parameter of instantiated module Err
Quartus II网表查看器:帮助分析并调试设计的工具
http://bbs.gelecn.com/bbs/form/detail_14744.html 2016-01-08
这个视频将由来自Altera槟城的IP和器件软件工程设计工程师Chiew Shu来为我们讲述。这一视频主要是介绍了Quartus II软件的网表查看器。欲知详情请猛戳视频链接吧:http://v.youku.com/v_show/id_XMTQyNzczMjAwNA==.html?f=25952182&o=0
关于 PCI compiler IP core 求大神指点!
http://bbs.gelecn.com/bbs/form/detail_14603.html 2016-01-02
我用quartus II 11.0 的MegaWiard Plug-In Manage 创建pci_t32 ip core 编译总报错如下错误: Error (10130): Verilog HDL error at pci_t32.v(128): parameter "CLASS_CODE" is not a formal parameter of instantiated module Err
ALTERA器件中复位电路实现之-同步复位
http://bbs.gelecn.com/blog/u/25/detail/6 2015-12-18
导致fitter工具使用更多的LAB模块。然而,如果没有使用这些LAB范围内的同步清零信号,逻辑单元(LC)利用率可能会增加。这些都是在FPGA中采用同步复位时必须要做出的权衡。幸运的是,在Quartus II提供了一些控制措施来让用户在这两种方法选择采用哪种方法。这些控制可以是全局控制,也可以是只施加于给定的模块(entity)上,但是不能针对单个寄存器施加此控制。在AE中可以添加以下两类约束来
基于FPGA的高效FIR滤波器的设计与实现
http://bbs.gelecn.com/blog/u/1070/detail/77 2015-12-18
门阵列(Field programmable gate array,简称FPGA)以其可编程性、低成本性、高逻辑密度和高可靠性,得到了越来越广泛的应用。本文借助Ahera公司的FPGA芯片和Quartus II软件、Matlab软件,介绍了一种高效FIR滤波器的设计与实现方案。 1 基于FPGA的高效FIR滤波器的设计思路 一个Ⅳ阶的FIR数字滤波器可由差分方程   或转移函数: &nb
Quartus II+Modelsim能对所用的东西进行仿真么?
http://bbs.gelecn.com/asks/detail/63 2015-12-18
请教一下各位大神  用Quartus II+Modelsim能对所用的东西进行仿真么? 例如  我编了一段 控制ADC的程序 怎么在上述软件中进行仿真
Altera发布第10代产品路线图
http://bbs.gelecn.com/asks/detail/77 2015-12-18
重塑了中端器件市场。 Arria 10能够实现16个收发器工作速率在28.05Gb/s,支持17.4Gb/s背板速率。尤其适用于中国市场。 早期试用客户目前正在使用Quartus II软件开发Arria 10 FPGA。在Arria 10一年的试用期中,有1000多名试用客户,其中200多名来自亚洲,包括中国;相比前代产品启动时,设计承诺金额高5倍。 其中一个客户
quartus ii ipcore的破解(技术贴)
http://bbs.gelecn.com/asks/detail/105 2015-12-18
sp;  第三步:打开quartus ii 软件,选择“tool-wegawizard plug ”找到你需要破解的ipcore,然后打开,点击“about”,可以看到他的编号。        第四步:将第二步复制的文字找到,修改第二步中的00a2为00c0,保存,完成。这时候你的quartus ii 就会支持你所需要的ipcore
quartus ii ipcore的破解(技术贴)
http://bbs.gelecn.com/asks/detail/106 2015-12-18
sp;  第三步:打开quartus ii 软件,选择“tool-wegawizard plug ”找到你需要破解的ipcore,然后打开,点击“about”,可以看到他的编号。        第四步:将第二步复制的文字找到,修改第二步中的00a2为00c0,保存,完成。这时候你的quartus ii 就会支持你所需要的ipcore
quartus ii 软件ipcore的破解
http://bbs.gelecn.com/asks/detail/107 2015-12-18
       大家好,很多像我一样的学生在使用quartus ii软件的时候总是会被ipcore的license问题所羁绊。license不行的话,ipcore是使用不了的,但对于一些算法、接口之类的,还不得不使用ipcore来实现。所以,今天我给大家带来ipcore的破解方法。    &
quartus ii 软件ipcore的破解
http://bbs.gelecn.com/asks/detail/108 2015-12-18
       大家好,很多像我一样的学生在使用quartus ii软件的时候总是会被ipcore的license问题所羁绊。license不行的话,ipcore是使用不了的,但对于一些算法、接口之类的,还不得不使用ipcore来实现。所以,今天我给大家带来ipcore的破解方法。    &
quartus ii 软件ipcore的破解
http://bbs.gelecn.com/asks/detail/109 2015-12-18
  大家好,很多像我一样的学生在使用quartus ii软件的时候总是会被ipcore的license问题所羁绊。license不行的话,ipcore是使用不了的,但对于一些算法、接口之类的,还不得不使用ipcore来实现。所以,今天我给大家带来ipcore的破解方法。       首先,用记事本打开您已经破解好的licen
FPGA 入门、深入、钻研全体课程
http://bbs.gelecn.com/asks/detail/204 2015-12-18
也深感困惑,就是那个uTsu,公式里明明是“-”,而分析中却变成了“+”。公式从理论上讲是肯定不会错,所以为了“套”一下公式我们只能吧正分解为“夫妇”(负+负)了。之说以这么推测,从笔者接触Quartus II开始,大概7到现在的13,这个地方的TimeQuest分析好像一直没有“纠正”过,那么我觉得Altera这么个大厂也不至于老犯这么低级的错误吧,所以,这里面一定“暗藏玄机”。个人猜想,还未官
求助:sof+elf 下载后,sof正常运行,elf无法运行
http://bbs.gelecn.com/asks/detail/520 2015-12-18
使用Quartus 12.1和Nios II 12.1开发环境。1)用Nios II flash programmer烧写时,表面上显示烧写成功,用示波器查看AS的SPI的clk,di,do,没有任何信号,表明实际上通过这种方式是没有烧写成功的。 2)将sof和elf文件生成.hex文件,然后再转换成.jic文件通过JTAG烧写。烧写过程中可以看到SPI信号load的过程。 3)重新上电后,逻辑部
关于QuartusII软件的help使用问题
http://bbs.gelecn.com/asks/detail/529 2015-12-18
点亮您使用MAX V CPLD开发套件,开始CPLD设计吧!
http://bbs.gelecn.com/asks/detail/537 2015-12-18
采用Altera价值75美元的MAX? V CPLD马上开始您的低成本CPLD设计开发。这一套件提供完整的低成本硬件平台,帮助您迅速开始开发低成本、低功耗CPLD设计。马上下载我们的新版Quartus? II 软件,现在支持MAX V。  采用这一平台,您能够:  ? 针对5M570Z CPLD开发设计  ? 测量CPLD功耗(VCCINT和VCCIO)&nb
关于Quartusii12.0烧写文件传输问题
http://bbs.gelecn.com/question/detail/475 2015-12-18
关于我们 | 联系我们 | 网站申明 | 意见和投诉 | 帮助中心沪ICP备:1222315