我的购物车(0)
"LVDS"相关搜索
搜索“LVDS”相关结果为267条,每页最多显示10条结果 当前第1页,共27页;
关于ADS62P49的问题
http://bbs.gelecn.com/asks/detail/35229 2018-09-13
第一次调试高速AD,碰到以下问题,求指点 (1)在这个设计中的ADS62P49的参考电压是多少?是由VCM? (2)数据手册中关于AD的输入电压范围是多少? (3)如何将采集到的数据转化为电压? (4)测试过程中将LVDS数据转化为SDR后,信号发生器产生正弦波信号,但是采用ISE的CDC抓取数据波形不一致,如下:
ads4125在LVDS模式下输出信号的波形问题
http://bbs.gelecn.com/asks/detail/35192 2018-09-11
我们用ads4125采集信号,时钟125MHz。采用LVDS的工作电平,在测试模式下(寄存器地址25h配置成04h值),用示波器测量输出信号,其中d3p和d3n波形显示为。
多片ADS1675级联问题
http://bbs.gelecn.com/asks/detail/35193 2018-09-11
P25页级联时,除了Start管脚和CLK管脚共用外,SCLK管脚、DRDY管脚、 DOUT管脚这三对管脚哪些可以共用,我的理解是DRDY管脚和SCLK管脚可以共用,是这样的吗(在配置成LVDS工作模式时), 我的意思是多片ADS1675是不是可以在一组DRDY和一组SCLK管脚下工作(即共用)。另外一个问题是,CS管脚配置可以共用 serial interface,
AD9361 Rx/Tx PLL无法锁定,寄存器配置是否有问题?
http://bbs.gelecn.com/asks/detail/34852 2018-08-24
a) SPIWrite 007,00 // PPORT TX Delay (adjusts setup/hold FBCLK->Data) SPIWrite 03c,26 // LVDS port config SPIWrite 03d,ff // SPIWrite 03e,0f //     //****************
FPGA 与 AD7626 接口解决方案
http://bbs.gelecn.com/asks/detail/33810 2018-06-16
我公司最近考虑采用 FPGA 与 AD7626 采样信号(两者之间 CNV、CLK、DCO、D LVDS 串行接口),但是首次采用 AD7626 这款芯片,不知有何技术风险,请问贵公司或相关客户有无这方面的成熟方案?
AD7626 FPGA LVDS 电平标准如何选择?
http://bbs.gelecn.com/asks/detail/33791 2018-06-14
我需要用 Xilinx FPGA 与 AD7626 接口,之间有 CNV、CLK、DCO、D 四对 LVDS 信号,请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配?
ADC芯片输出速率或者说吞吐量计算公式
http://bbs.gelecn.com/asks/detail/32105 2018-06-12
例如ADC芯片的采样率为100MSPS,位宽16位,那么吞吐量是多少? 用差分LVDS和FPGA相连,FPGA的时钟速率多少能够满足要求/?
ADC芯片输出速率或者说吞吐量计算公式
http://bbs.gelecn.com/asks/detail/32196 2018-06-12
例如ADC芯片的采样率为100MSPS,位宽16位,那么吞吐量是多少? 用差分LVDS和FPGA相连,FPGA的时钟速率多少能够满足要求/?
CDCM61001输入时钟是否支持6.75Mhz的LVDS输入?
http://bbs.gelecn.com/asks/detail/32513 2018-06-12
CDCM61001输入时钟是否支持6.75Mhz的LVDS输入?看规格书需要大于10MHz,以前使用过ADI的ADF4360也是规格书写最小支持10MHz,但使用6.75MHz也可以?
AD9364 RX LVDS电平幅度?
http://bbs.gelecn.com/asks/detail/32956 2018-06-12
各位大侠? 最近调试AD9364,  官方开发板,FPGA是自己做的SPARTAN 6,LVDS模式,接收数据和时钟都OK,但是示波器测试AD9364 RX LVDS电平单端摆幅只有140-180mv,我的FPGA 开启了片内100欧姆匹配,感觉这个幅度太小了啊,你们的是多少啊?
AD9361发射频谱问题
http://bbs.gelecn.com/asks/detail/33027 2018-06-12
设置2R2T LVDS模式时,发射和接收的本振频率为433MHz,现测试AD9361射频模块的发射通道,通过设置寄存器3F4= 03,AD9361产生内部单音信号,现频谱仪的观测结果如下图所示。在433.649M的对称的两端431.174M及436.144M分别都有功率,请问下这个造成这个现象的原因是什么?本振泄漏?当我将发射关闭时,并没有观测到有泄漏的现象。
请教:STM32 LCD(RGB)接口驱动 mini LVDS显示屏
http://bbs.gelecn.com/asks/detail/33118 2018-06-12
请假各位大佬一个问题: 项目中需要驱动一个显示屏,采用的是mini-LVDS,MCU采用STM32 的LCD接口,RGB输出。 请问,有什么芯片转换方案,可以实现: RGB->mini LVDS 或者 RGB->LVDS->mini-LVDS? 回答的方案能否提供芯片手册以及原理图,谢谢。
AD6655输出电压设置
http://bbs.gelecn.com/asks/detail/33261 2018-06-12
Datasheet里介绍“经过数字信号处理之后”,数据可以直接送至两个外部14位输出端口,输出电压可设置为1.8V至3.3V CMOS或1.8V LVDS。请问这个输出电压在哪儿设置?3.3V CMOS
请教TLV320AIC3104连接AM335x开发板驱动配置问题
http://bbs.gelecn.com/asks/detail/33635 2018-06-12
1.125152] da8xx_lcdc.0: alias fck already exists [ 1.131072] da8xx_lcdc da8xx_lcdc.0: GLCD: Found LVDS panel [ 1.160339] Console: switching to colour frame buffer device 100x37 [ 1.185760] tps65217 1-
AD7626 FPGA LVDS 电平标准如何选择?
http://bbs.gelecn.com/asks/detail/33742 2018-06-12
我需要用 Xilinx FPGA 与 AD7626 接口,之间有 CNV、CLK、DCO、D 四对 LVDS 信号,请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配?
请问AD9364的参考时钟输入是否可以输入差分时钟,分别连接它的P和N脚?
http://bbs.gelecn.com/asks/detail/31750 2018-01-14
看了9364的开发板,他用的是无源晶振两个管腿的40MHz的输入,我是否可以采用AD9517的out4的LVDS的时钟输出40MHz直接作为AD9364的参考时钟输入,这个对于时钟的输入有什么其他要求,例如输入的时钟谐波或者其他要求?
关于ADS5263使用的疑惑
http://bbs.gelecn.com/asks/detail/31718 2018-01-13
想用ADS5263做一个波形采集器,有几个疑问: 1.手册上介绍的模拟信号都是AC耦合,请问如何设计电路能做到直流耦合? 2.单端时钟输入和差分时钟输入在性能上有何差别?时钟输入可以不用变压器或时钟buffer芯片,直接接FPGA的LVDS输出吗?是否一定需要隔直电容? 3.多通道工作时,各数据输出通道信号线是否需要作等长度控制?
AD9361在TDD lvds工作方式下的管脚时序
http://bbs.gelecn.com/asks/detail/31603 2018-01-07
TDD lvds 1T1R模式下的时序,所以不确定 data_clk,rx_frame,fb_clk,tx_frame,以及p0,p1端口间的时序关系,但是该文档上又有明确说明支持TDD lvds。 2:我发现在TDD lvds模式下,将常数发送至P0,P1端口,ad9361工作在Tx状态下,RF port输出载波产生两种幅度状态,并且不定期切换,十分疑惑。 请专家协助分析,谢谢。
AD9781的接口问题
http://bbs.gelecn.com/asks/detail/31351 2017-12-26
你好,AD9781的数据手册上说到,AD9781的输入接口是LVDS或者是single port可选。我想请问下,采用single port时是普通的CMOS或者TTL电平吗,此时差分输入的N路如何处理。以及手册里面没有提到single port时需要进行哪些设置,在引脚和寄存器上需要做什么处理吗,假如用single port输入的形式
DS90UB927Q-Q1和DS90UB928Q-Q1不能出图
http://bbs.gelecn.com/asks/detail/31219 2017-12-21
连接是:CPU-> 927->928-> LVDS,屏的分辨率位1024x768; 目前能够控制背光,但不能出图像,只显示背光,目前控制屏的帧率为30; 需要怎么配置才行?
关于我们 | 联系我们 | 网站申明 | 意见和投诉 | 帮助中心沪ICP备:1222315