我的购物车(0)
"ISE"相关搜索
搜索“ISE”相关结果为141条,每页最多显示10条结果 当前第1页,共15页;
关于ADS62P49的问题
http://bbs.gelecn.com/asks/detail/35229 2018-09-13
第一次调试高速AD,碰到以下问题,求指点 (1)在这个设计中的ADS62P49的参考电压是多少?是由VCM? (2)数据手册中关于AD的输入电压范围是多少? (3)如何将采集到的数据转化为电压? (4)测试过程中将LVDS数据转化为SDR后,信号发生器产生正弦波信号,但是采用ISE的CDC抓取数据波形不一致,如下:
K7 FPGA的GTX与V5 FPGA的GTP之间通信问题
http://bbs.gelecn.com/asks/detail/34613 2018-08-06
如下数据 AB_CD_EF_GH_IJ_KL...,那么GTX侧接收到的数据是什么样子的? 是BADC_HGFE_KLJI的顺序吗? 3,关于这二者通信的仿真,GTX使用Vivado开发,GTP之前是使用ISE进行的开发。 现在这种情况下,怎样进行二者的通信仿真呢?   麻烦解答一下,辛苦了!   以上  
XCV300-4PQG240I 这样的老FPGA用什么软件去编程?
http://bbs.gelecn.com/asks/detail/34298 2018-07-19
最近手头上有一款XCV300-4PQG240I FPGA,要去对其开发编程,但是最新的ISE环境里面已经不支持这类老FPGA,请问如果要开发要用什么软件?   另外关于这样的FPGA有什么相关的参考资料么?除了datasheet完全找不到什么参考资料。   谢谢~
AD9361中怎么让6路差分输入转为12路单端,用ISE转换,谢谢
http://bbs.gelecn.com/asks/detail/32814 2018-06-12
这个板子一开始约束的就是6路差分输入的,然后我想在AD9361中让6路差分输入转为12路单端,在ISE平台上实现,其中的差分CLK可以通过IBUFDS转换,而多位的数据我就不知道用什么转换了,请大神们指导一下,谢谢
英特尔推出新一代CPU架构Tremont,称基于10nm工艺
http://www.gelecn.com/info/detail/28475.html 2018-06-12
据报道,在英特尔交付的新开发者文档(《Intel Architecture Instruction Set Extensions (ISE) and Future Features Programming Reference》)中,新一代架构“Tremont”被确立下来。目前,细节上还不得而知。
system generator代cordic模型在simlink中离线仿真时报错
http://bbs.gelecn.com/bbs/form/detail_16998.html 2016-04-09
Version Path System Generator 14.4 D:/Xilinx/14.4/ISE_DS/ISE/sysgen Matlab 7.13.0.564 (R2011b) d:/MATLAB/R2011b ISE D:/Xilinx/14.4/ISE_DS/ISE ---------------------------------------------------------
求助axi fifo 自动读取的问题
http://bbs.gelecn.com/bbs/form/detail_14614.html 2016-01-03
我用ISE建立了一个工程,在Microblaze上接了一个AXI FIFO MM2S(V3.0),总线接到AXI4LITE。AXI FIFO的RXD端口和TXD端口都配置成external。 控制RXD端口发送数据到FIFO,FIFO的receiver寄存器显示能收到数据,但是软件程序上不读取寄存器(Receive Data FIFO Occupancy (RDFO)、Receive
我在调试DCM时出现以下错误
http://bbs.gelecn.com/asks/detail/101 2015-12-18
有关Zynq-7000-14.1/14.2 Xilinx QSPI 编程工具
http://bbs.gelecn.com/asks/detail/102 2015-12-18
使用ISE的嵌入式逻辑分析仪采集信号出错
http://bbs.gelecn.com/asks/detail/110 2015-12-18
请问下使用ISE的嵌入式逻辑分析仪采集信号的时候 , waveform里面的信号和我开始绑定的信号老是不对是什么问题?
VHDL上机手册(基于Xilinx ISE & ModelSim)
http://bbs.gelecn.com/question/detail/7 2015-12-18
1 ISE 软件的运行及ModelSim 的配置 2 创建一个新工程 3 创建一个VHDL源文件框架 4 利用计数器模板向导生成设计 5 仿真 6 创建Testbench波形源文件 7 设置输入仿真波形 8 调用ModelSim 进行仿真简介 9 调用ModelSim 进行行为仿真(Simulate Behavioral Model) 1
[ISE/EDK/DSP] ISE综合后得到的RTL图如何与硬件对应
http://bbs.gelecn.com/question/detail/29 2015-12-18
RT,ISE综合后得到的RTL图如何与硬件对应起来,怎么知道每个element的功能,怎么知道RTL图中每个模块的作用呢,总而判断综合后的电路是否与预期的一致? 初学,很拙计 那位大神世道怎么解读RTL图,还请多多指教一下,灰常感激
有license的高性能IP 核,不知能不能下载到?
http://bbs.gelecn.com/question/detail/42 2015-12-18
自带的ISE软件中有IP核,也可以从Xilinx官网上买高性能的IP核,但想从网上下载已被破解 或 有license的高性能IP 核不知拿能下载到?
Tcl在Vivado中的应用
http://bbs.gelecn.com/blog/u/1165/detail/202 2015-12-18
Xilinx的新一代设计套件Vivado相比上一代产品ISE,在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说,新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握Vivado使用技巧的最大障碍,以至于两年多后的今天,仍有很多用户缺乏升级到Vivado的信心。   本文介绍了Tcl在Vivado中的基础应用,希望起到抛砖引玉的作用,指引使用者在
Vivado使用误区与进阶——在Vivado中实现ECO功能
http://bbs.gelecn.com/blog/u/1165/detail/203 2015-12-18
小范围修改,从而尽可能的保持已经验证的功能和时序。ECO的叫法算是从IC设计领域继承而来,其应用在FPGA设计上尚属首次,但这种做法其实在以往的FPGA设计上已被广泛采用。简单来说,ECO便相当于ISE上的FPGA Editor。   但与FPGA Editor不同,Vivado中的ECO并不是一个独立的界面或是一些特定的命令,要实现不同的ECO功能需要使用不同的方式。
Vivado HLS - HLS生成的 RTL 将导致 XST 综合错误
http://bbs.gelecn.com/asks/detail/140 2015-12-18
se: http://china.xilinx.com/support 。” 解决方案 要解决此问题,请使用 -use_new_parser 选项来更新 ".xst" 文件。 对于 ISE 或 PlanAhead 工具等 GUI 而言,请使用其它命令行选项中的 "-use_new_parser yes" 来更新综合属性或设置。 适用于 器件 &nb
使用VivadoHLS实现OpenCV的开发流程
http://bbs.gelecn.com/asks/detail/141 2015-12-18
oHLS Video库函数代码代替OpenCV函数的调用。 运行HLS生成RTL代码,在vivadoHLS工程中启动co-sim,重用openCV的测试激励验证产生的RTL代码。在ISE或者Vivado开发环境中做RTL的集成和SOC/FPGA实现。 2.2.1       
使用VivadoHLS实现OpenCV的开发流程
http://bbs.gelecn.com/asks/detail/143 2015-12-18
VivadoHLS Video库函数代码代替OpenCV函数的调用。 运行HLS生成RTL代码,在vivadoHLS工程中启动co-sim,重用openCV的测试激励验证产生的RTL代码。在ISE或者Vivado开发环境中做RTL的集成和SOC/FPGA实现。 2.2.1 VivadoHLS视频库函数 HLS视频库是包含在hls命名空间内的C++代码。#include “hls
Xilinx在工业控制这方面做得应该算是最人性化的了
http://bbs.gelecn.com/asks/detail/146 2015-12-18
ISE中点开菜单栏的HelpàHelp Topics…,便如图4所示。记得特权同学大三那年一个被认为牛的不行的留过洋的微波课老师第一次和我们提Project,还让我们用Matlab画smith圆图,那时对专业英文一知半解的我们才发现原来Help里面要啥有啥,真可谓大百科全书。所以捏,同学们都要好好利用Help这玩意,不懂就问,最简单快捷的问法就是Search。好了,那么下面我们要简单的做个ISE
FPGA远程动态重构技术的研究
http://bbs.gelecn.com/asks/detail/163 2015-12-18
C405 进行软件编程和调试, 最终生成应用程序二进制executable.elf 文件; 利用EDK 外设创建向导, 创建多个控制算法IP 模块, 在各自的VHDL 文件中编写相应的算法; 使用ISE 工具对多个算法模块进行综合、创建顶层模块、实例化嵌入式系统和算法模块。综合产生top 网表文件。 (3) 创建PlanAhead 工程, 使用以上产生的网表文件和约束文件进行布局布线。其中
关于我们 | 联系我们 | 网站申明 | 意见和投诉 | 帮助中心沪ICP备:1222315