我的购物车(0)
"FPGA"相关搜索
搜索“FPGA”相关结果为2641条,每页最多显示10条结果 当前第1页,共265页;
omapl138有几种复位方式
http://bbs.gelecn.com/asks/detail/33898 2018-06-21
FPGA的复位管脚和DSP的复位管脚连在一起,并且FPGA的boot和DSP的boot管脚也连在一起,现在当FPGA加载的时候,DSP也加载,但是从boot管脚读取的模式就不对了,导致dsp加载不成功,而又不能使FPGA加载成功之后通过RESET管脚对DSP复位,不然FPGA也复位了,又循环开始了就。想问下有没有其他的复位方式在FPGA成功加载之后,再对DSP复位,或者有什么好的方式可以让其加
利用mmap函数读写spi的寄存器,实现dm365与FPGA通信
http://bbs.gelecn.com/asks/detail/33878 2018-06-20
原来我们在dm365上运行linux2.6.18(dvsdk_2_10_生成),利用mmap函数读写spi的寄存器,实现dm365与FPGA通信,读写都没有问题。 但是由于其他功能的需要把内核换成了linux2.6.32(dvsdk_4_02_生成),相同的程序,硬件平台是同一个,程序运行不报错,但是无法读写数据。 请问这是因为内核有什么不同吗?
OMAP‐L138EZWT+FPGA固化问题及启动问题
http://bbs.gelecn.com/asks/detail/33866 2018-06-19
基于FPGA+DSP平台的数据采集卡,在固化程序的时候,必须先固化FPGA,在固化DSP才能成功,而且DSP上电不能复位,需要连续按两次按键才能复位。
GPU、FPGA芯片成为增强机器学习的“左膀右臂”
http://www.gelecn.com/info/detail/29474.html 2018-06-18
利用mmap函数读写spi的寄存器,实现dm365与FPGA通信
http://bbs.gelecn.com/asks/detail/33827 2018-06-17
原来我们在dm365上运行linux2.6.18(dvsdk_2_10_生成),利用mmap函数读写spi的寄存器,实现dm365与FPGA通信,读写都没有问题。 但是由于其他功能的需要把内核换成了linux2.6.32(dvsdk_4_02_生成),相同的程序,硬件平台是同一个,程序运行不报错,但是无法读写数据。 请问这是因为内核有什么不同吗?
请教6678的SRIO 多对1遇到超时的问题??
http://bbs.gelecn.com/asks/detail/33835 2018-06-17
我们在实验时,放了两片c6678 DSP,还有FPGA及PPC,数据链路是通过两片DSP同时给FPGA及PPC发送数据,发送模式为NWrite_R。传输速率设置为3.125G,实际使用的带宽为100MB/s,四个设备都通过1848交互芯片相连,目前遇到如下问题: 1)数据发送过程中,其中一片DSP1出现超时问题,对应的返回完成状态码(Complete Code)为0x1,对照手册说是
FPGA 与 AD7626 接口解决方案
http://bbs.gelecn.com/asks/detail/33810 2018-06-16
我公司最近考虑采用 FPGA 与 AD7626 采样信号(两者之间 CNV、CLK、DCO、D LVDS 串行接口),但是首次采用 AD7626 这款芯片,不知有何技术风险,请问贵公司或相关客户有无这方面的成熟方案?
ADC12D1000交织采样,2次、3次谐波幅度太大,求教
http://bbs.gelecn.com/asks/detail/33788 2018-06-14
使用ADC12D1000,2G采样率,输入信号30MHz。采用IO口并行配置,输入端口加30M带通,排除输入信号谐波影响。采样率外部信号源中只供,频率、电源正常。 问题:用FPGA采集的原始数据导入waveVision和matlab中分析,发现2、3次谐波幅度很大,之比有用信号低十几dB,造成SFDR很差。随着输入频率变化,输出固定位输入信号的2、3次谐波, 已排除电源、时钟、输入信
AD7626 FPGA LVDS 电平标准如何选择?
http://bbs.gelecn.com/asks/detail/33791 2018-06-14
我需要用 Xilinx FPGA 与 AD7626 接口,之间有 CNV、CLK、DCO、D 四对 LVDS 信号,请问 FPGA 里应该采用怎样的 LVDS 电平标准与 AD7626 匹配?
ADC芯片输出速率或者说吞吐量计算公式
http://bbs.gelecn.com/asks/detail/32105 2018-06-12
例如ADC芯片的采样率为100MSPS,位宽16位,那么吞吐量是多少? 用差分LVDS和FPGA相连,FPGA的时钟速率多少能够满足要求/?
DA8820评估板的控制模块
http://bbs.gelecn.com/asks/detail/32116 2018-06-12
我的研究需要DAC8820,我找到了DAC8820的评估板DAC8820EVM,所以可不可以推荐相应的控制板和控制软件,能够使我在电脑上连续输入数字信号,在评估板上输出模拟信号生成波形,? 如果没有的话,我可以使用FPGA控制评估板,实现我所需要的波形吗?
红外图像用FPGA输出MIPI CS1视频
http://bbs.gelecn.com/asks/detail/32169 2018-06-12
红外图形通过alter的FPGA处理后,按MIPI协议直接写出,通过一个电平转换芯片,输出MIPI CS1,是否可行
ADC芯片输出速率或者说吞吐量计算公式
http://bbs.gelecn.com/asks/detail/32196 2018-06-12
例如ADC芯片的采样率为100MSPS,位宽16位,那么吞吐量是多少? 用差分LVDS和FPGA相连,FPGA的时钟速率多少能够满足要求/?
DA8820评估板的控制模块
http://bbs.gelecn.com/asks/detail/32266 2018-06-12
我的研究需要DAC8820,我找到了DAC8820的评估板DAC8820EVM,所以可不可以推荐相应的控制板和控制软件,能够使我在电脑上连续输入数字信号,在评估板上输出模拟信号生成波形,? 如果没有的话,我可以使用FPGA控制评估板,实现我所需要的波形吗?
dsp与FPGA通过srio通信问题
http://bbs.gelecn.com/asks/detail/32270 2018-06-12
最近在调srio接口,遇到几个问题想请教下; 1、dsp给FPGA发数据,是write模式,FPGA收到包头header的ID与地址解析错误,这个是哪里有问题引起的呢? 2、lsu reg 配置正确,dsp端能看到底层发出的信号是什么吗?怎么看? 3、FPGA给dsp发数据时,swrite模式,为啥有时收不到信号,有时能收到? 希望ti员工帮忙解答一下
DM8127 ISS parallel并行接口 接收的PCLK是否有限制?
http://bbs.gelecn.com/asks/detail/32284 2018-06-12
DM8127 ISS parallel并行接口直接连接FPGA输出的并行数据,这个帧频有限制吗?是多少?有人说是165MHZ,但是我查文档,这个是HDVPSS的。ISS文档上说使用外部时钟,上限是多少?烦请各位大牛赐教,谢谢!
DM8127 ISS parallel并行接口 接收的PCLK是否有限制?
http://bbs.gelecn.com/asks/detail/32321 2018-06-12
DM8127 ISS parallel并行接口直接连接FPGA输出的并行数据,这个帧频有限制吗?是多少?有人说是165MHZ,但是我查文档,这个是HDVPSS的。ISS文档上说使用外部时钟,上限是多少?烦请各位大牛赐教,谢谢!
请帮忙:am3354 与FPGA之间的通讯获取网络数据
http://bbs.gelecn.com/asks/detail/32450 2018-06-12
客户做电力设备,基本架构计划采用AM3354<——>FPGA<——>光口+电口; FPGA外接2路100M以太网和2路光口以太网,网络数据需要通过AM3354的TCP/IP协议进行处理。 请帮忙:AM3354和FPGA之间采用何种硬件通讯方式(GPMC)?是否有参考文档或设计供客户参考。 非常感谢
嵌入式技术与应用专业毕业以后可以做什么
http://bbs.gelecn.com/asks/detail/32545 2018-06-12
重要的是C语言编程,以及C++,这个与你读程,应用,开发项目,做系统移植息息相关; 2.操作系统:LINUX、WINCE等,至少学习过一种,并且还需要对些基础知识有蛮多的了解; 3.对ARM,FPGA,DSP等这些硬件比较了解。 这是最常规的条件。更重要的是更多的项目练习,设计至少5个项目,多达10000行强制核心代码的编写可以让你真正获得知识。 当然,一些基本素质,像英语能力,或是啥的,
关于DSP 中断的问题,即GPIO 引脚和中断挂起的关系
http://bbs.gelecn.com/asks/detail/32643 2018-06-12
5 只需要部分挂起就可以了对吧?          2.比如说我想在程序中对片外的ADC采样数据进行处理,然后这个ADC 采样数据是放在FPGA 中,通过EMIF 和DSP 传输,那么这个EMIF的信号就相当于一个中断源是么,然后我通过各种设置把它导向了INT6,但是INT 6没有被挂起,那么就算EMIF产生了信号,也被路由到了INT6,
关于我们 | 联系我们 | 网站申明 | 意见和投诉 | 帮助中心沪ICP备:1222315